Sartomiki.net

Generalità
Come già detto la catena di acquisizione dati è composta da una serie di dispositivi: un amplificatore di condizionamento per segnale, un filtro antialiasing per segnale, un multiplexer, il sample & hold, se necessario, un convertitore analogico/digitale e infine l'elaboratore dei segnali (DSP). Per controllare questa catena è necessaria una logica, che temporizzi le operazioni in sequenza. Ad esempio saranno necessari dei segnali di selezione per il multiplexer, quelli per il controllo del S&H e anche per il convertitore. Saranno inoltre necessari alcuni segnali specifici nel caso ad esempio che gli amplificatori abbiano guadagno variabile (gain selector).
La catena di acquisizione, nel caso in cui si voglia pilotare il mondo esterno, non è completa. Infatti dopo il DSP saranno presenti anche un DAC, un filtro antialiasing (filtro di ricostruzione), messo a valle del DAC. La funzione del filtro di ricostruzione è quello di eliminare gli spettri di immagine creati con la quantizzazione, nonchè la forma a gradinata fornita dal DAC. Infatti il DAC fornisce in uscita un segnale che non è composto da delte di dirac, come impone il teorema del campionamento, ma solo dei gradini, che devono quindi essere trasformati in curve. In più l'uscita dei DAC presenta spesso dei glitch, che devono essere "puliti", in modo da non avere errori nella produzione del segnale in uscita.

Sistemi a più uscite
Nel caso in cui ci siano più uscite esistono diverse soluzioni adottabili:
-la prima opzione è quella di collegare tanti DAC alle uscite del DSP. Poichè i DAC richiedono un segnale stabile per un certo tempo, prima di riuscire a convertirlo, è necessario inserire dei latch, che memorizzino il dato e lo mantengano in uscita. Questo metodo garantisce ottime prestazioni anche se necessita di un ulteriore BUS di controllo per la gestione dei latch. I problemi sono il non sincronismo dei dati in uscita, in quanto i convertitori potrebbero impiegare tempi diversi per la conversione, e il numero consistente di segnali di controllo necessari, oltre al costo, in quanto sono necessari un numero molto elevato di DAC.
-per ovviare ai problemi del metodo precedente è possibile usare un solo DAC, che invia il segnale analogico a una batteria di S&H, pilotati mediante una logica di controllo. Questo sistema crea una sorta di demultiplexing analogico e garantisce il sincronismo dei dati in uscita e un numero limitato di segnali di controllo, poichè si manda lo stesso segnale ai diversi S&H. Questa soluzione risulta però più lenta della precedente, in quanto si ha un solo convertitore.
-una variante dello schema precedente è quella di sostituire i S&H e la logica di controllo con un demultiplexer analogico, con a valle un voltage follower per ogni segnale. In questo caso il mantenimento del segnale è garantito da condensatori da mettere a monte dell'operazionale.
-partendo dallo schema precedente, eliminando la parte di mantenimento, si può avere un circuito in grado di consegnare all'attuatore solo il valore medio del segnale. Infatti si formano una serie di impulsi, con ampiezza pari al valore analogico e durata pari al tempo di chiusura del demultiplexer. Questa tecnica è detta Pulse Width Modulation (PWM).

Gestione dei segnali di controllo
I segnali di controllo della catena possono essere gestiti o direttamente dal sistema di elaborazione o mediante circuiti appositi. Esistono principalmente due tipi di segnali di controllo:
-controlli per l'inizializzazione del sistema, che vengono eseguiti una sola volta, all'avvio del sistema
-gestione della tempistica e dei segnali ricorrenti, mediante un CK e una serie di segnali. Per generare il CK, si possono utilizzare soluzioni software, mediante la produzione di un segnale di ritardo fisso. Questa tecnica non è uilizzata in quanto il DSP, dovendo generare i risultati, non può creare anche il segnale di CK. Un altro metodo consiste nella generazione di clock mediante un dispositivo preposto che fornisce un segnale di interrupt al DSP a intervalli regolari. Questo metodo crea lunghi ritardi, in quanto il CK e i successivi comandi non sono sincronizzati; in più continua a bloccare/sbloccare il DSP, che impiegherà molto più tempo nell'eseguire le operazioni richieste. E' per questo che normalmente il clock viene generato da un circuito apposito e che un blocco di controllo gestisce la logica di controllo, in modo indipendente dal DSP.

Gestione dei risultati digitali
I risultati prodotti dal ADC possono essere inviati direttamente all'elaboratore, mediante interrupt. Prima che l'elaboratore prelevi i dati potrebbe passare del tempo e quindi il DSP si deve preoccupare di gestire un buffer circolare per la gestione della coda dei dati in attesa. La soluzione a buffer circolare è attuabile solo in sistemi che non necessitano i dati precedentemente acquisiti per la produzione dei risultati. In questo caso, cioè se l'elaborazione viene fatta su "blocchi" di dati, è utile che il DSP non gestisca questa parte, che viene invece affidata ad un controllore della memoria, detto DMA.

Tempi di elaborazione ed errori
I ritardi che entrano in gioco in un sistema di elaborazione provengono da tutti gli elementi di cui esso è composto. Si ha un ritardo dovuto al multiplexer (Tmux), tre dovuti al S&H (il tempo di acquisizione (Tac), il tempo di apertura (Ta) e il tempo di jitter (Tja)) e uno dovuto al convertitore (Tc). Il tempo complessivo (Ts) è dato dalla somma di questi contributi. In realtà il Tmux si può recuperare, in quanto nel momento in cui il S&H è passato in fase di hold, è possibile variare l'ingresso del multiplexer, mediante una logica che gestisca questa evenienza. E' anche vero che normalmente il Tmux è il minore di tutti.
Molto spesso i tempi di conversione della catena non permettono la gestione di molti segnali a frequenza elevata, è quindi necessario ricorrere all'acquisto di convertitori più veloci o a aumentare il parallelismo della catena, nel senso che i segnali sono convertiti contemporaneamente da più ADC.
Normalmente più della risoluzione della catena, interessa la precisione. Essa solitamente è espressa in frazioni di LSB e non è altro che la somma di tutti i contributi di errore dovuti ai vari dispositivi. Infatti l'analisi viene fatta anche in questo caso sul caso peggiore.