Sartomiki.net

Generalità
Per effettuare la conversione dal mondo analogico al mondo digitale è necessario al convertitore ADC un certo tempo, in cui è essenziale che il segnale rimanga costante. Nel caso infatti che il segnale vari per un valore maggiore di 1/2LSB è possibile avere grandi errori nella conversione. Lo scopo del S&H è proprio questo, cioè quello di trasformare il segnale in ingresso in una serie di gradini di ampiezza pari al tempo di campionamento. Poichè non è possibile avere in ingresso un segnale con Slew Rate infinito si divide l'operazione del S&H in due fasi, che si alternano:
-una fase di aggancio, in cui il dispositivo insegue il segnale di ingresso (sample o track)
-una seconda fase in cui il segnale viene campionato e mantenuto costante (Hold). Questa fase è eseguita mediante ad esempio un condensatore (Ch).
Il dispositivo ha un segnale di controllo S/H, che identifica la fase in cui il dispositivo si trova, un ingresso analogico (Vin) e un'uscita (Vout). Il segnale S/H comanda un interruttore (S) che, quando è chiuso garantisce la fase di caricamento del condensatore, quando è aperto "isola" il condensatore fino alla successiva fase di Sample.

Fattori di non idealità
Nella fase di sample la tensione di ingresso è rappresentabile con un generatore di tensione con in serie una resistenza Rg, mentre il condensatore reale è rappresentabile con un condensatore ideale con in serie una resistenza di carico Rl. Il circuito reale è soggetto a numerosi altri inconvenienti dovuti alle due resistenze: Vout=Vin*(Rl/(Rg+Rl)); In più la costante di tempo della carica del condensatore è data dal prodotto taus=Ch*(Rg//Rl).
Nella fase di hold, la carica, che dovrebbe rimanere costante, inizia a scaricarsi con una costante di tempo tauh=Ch*Rl. Per ridurre al massimo questo effetto bisogna fare in modo che nella fase di hold il segnale di uscita sia uguale alla tensione di ingresso e che quindi che l'impedenza a valle del condensatore sia la più alta possibile.
Per avere inseguimento immediato bisogna fare in modo che taus sia la minore possibile, riducendo al minimo Rg. Al contrario per evitare lo scaricamento della fase di hold è essenziale che tauh sia la maggiore possibile e che quindi Rl sia la maggiore possibile. Poichè non si possono variare nè Rg, nè Rl è fondamentale "isolare" il più possibile il condensatore dall'ingresso e dall'uscita. Questo può essere ottenuto mediante l'introduzione di due voltage follower, che fungono da separatori di impedenza. In questo modo nella fase di hold Ch, vede un'impedenza in teoria infinita, che non permette lo scaricamento.
Ovviamente nella realtà non è così, in quanto gli operazionali utilizzati non sono ideali, e quindi soffrono di tutti i problemi legati ai vari offset. In primo luogo nella fase di sample la tensione che si memorizza sul condensatore è uguale a Vch=Vin+Voff1, in cui Voff1, è l'offset dovuto al primo voltage follower. Nella fase di hold, invece, la tensione di uscita è uguale alla somma Vin+Voff1+Voff2. Per limitare gli errori è quindi essenziale utilizzare amplificatori operazionali con un basso offset.
Nella scelta degli operazionali è fondamentale calcolare la corrente assorbita dagli ingressi (Ibias e Ioff), in quanto questi contributi di corrente tendono a scaricare il condensatore nella fase di hold. Ne consegue che per avere lunghi tempi di mantenimento è necessario scegliere operazionali con correnti basse.
Le ultime due caratteristiche sono in contrasto tra loro, è quindi impossibile utilizzare operazionali perfetti. Per quanto riguarda il primo operazionale è preferibile sceglierne uno con stadio di ingresso bipolare, in quanto le correnti di polarizzazione non sono critiche in questa fase. Al contrario per il secondo operazionale è preferibile scegliere uno stadio di ingresso a MOS, che però genera una Voff2 molto alta. Per ridurre questo effetto si ricorre alla tecnica della reazione negativa, che permette di avere i disturbi in uscita divisi per il guadagno di anello. Questa tecnica si realizza collegando il morsetto non invertente del primo operazionale direttamente all'uscita. In questo modo di ottiene in uscita Vout=Vin+Voff1+(Voff2/Ad1).

Miglioramenti del circuito
Questo tipo di circuito non è ancora perfetto, in quanto subisce di alcuni fenomeni:
-quando si passa dalla fase di sample alla fase di hold, la reazione globale si interrompe e il primo operazionale, uscendo dalla linearità, smette di inseguire la tensione di ingresso
-quando si torna dalla fase di hold a quella di sample, il primo operazionale deve tornare a inseguire il segnale in ingresso e quindi, nel caso peggiore, potrebbe dover cercare l'inseguimento per tutta la dinamica di ingresso.
Occorre quindi aspettare del tempo prima che il sistema ritorni a regime. Questo circuito limita, quindi, il tempo di campionamento del S&H, anche se garantisce la precisione. Per aumentare tale velocità è necessario che il primo condensatore non vada in saturazione ogni volta che si chiude l'interruttore, oppure si può cercare che il primo operazionale ritorni a regime durante la fase di Hold. Questo secondo risultato è ottenibile utilizzando un nuovo interruttore mediante due diodi antiparalleli. Non appena l'uscita del primo operazionale differisce dalla tensione di uscita di una quantità maggiore della tensione di soglia del primo diodo, uno dei due diodi entra in conduzione, chiudendo la reazione e permettendo all'operazionale di continuare a seguire l'ingresso. Nel caso in cui si inseriscano i diodi è necessario inserire una resistenza per disaccoppiare le uscite degli operazionali in fase di Hold.

L'interruttore
L'interruttore S è normalmente realizzato con tecnologia n-MOS, pilotato con una tensione Vg, che deve essere maggiore della tensione di soglia dell'interruttore stesso. Si deve scegliere una tensione di pilotaggio del MOS superiore a quella massima della dinamica per l'accensione e minore di quella minima per lo spegnimento. Il problema è dato dal fatto che tale tensione è spesso superiore a quella standard di pilotaggio e non sarebbe quindi compatibile con i livelli logici dei segnali digitali. Si ha quindi la necessità di trovare una soluzione circuitale che permetta al source e al drain del MOS di avere un livello di tensione fisso, possibilmente nullo. Per realizzare tale situazione è necessario riferire a massa i due diodi in parallelo e lo stesso con il morsetto non invertente del secondo operazionale; in più si collega Ch con l'uscita tramite il morsetto invertente. Con questi cambiamenti si hanno ulteriori effetti:
-la Ch va in reazione al secondo operazionale, che agisce da amplificatore invertente
-la tensione differenziale in ingresso al primo operazionale è nulla, quindi Vout segue l'ingresso
-siccome il morsetto non invertente dell'operazionale è a massa virtuale, tutta la tensione di ingresso nella fase di Sample si posiziona sulla Ch
-siccome si ha tensione nulla all'uscita dei due operazionali, la corrente nei diodi è nulla
-nella fase di Sample, source e drain dell'n-MOS sono a tensione nulla e quindi la tensione di controllo del gate può essere di tipo logico
-per passare alla fase di hold è necessario portare Vg a 0, garantendo che Vout rimanga bloccata al valore che aveva Vin
-è necessario inserire un ulteriore meccanismo di regolazione della corrente nei diodi, siccome al momento non è limitata

Dimensionamento di Ch
A seconda della dimensione di Ch possiamo avere due situazioni:
-se la capacità è elevata abbiamo una maggiore precisione, ma un maggior tempo di caricamento (minori prestazioni)
-se la capacità è di dimensioni limitate abbiamo poca precisione, ma migliori prestazioni
Solitamente la scelta della Ch è lasciata all'utilizzatore, in quanto dipende molto dalle finalità del dispositivo.

Cause di errore
Il S&H, qualunque sia il circuito con cui è realizzato, porta con sè degli errori in uscita dovuti ai componenti con il quale è costruito:
-siccome l'interruttore non è ideale, nello stato ON, presenta una Ron tra source e drain, nello stato di OFF, presenta una resistenza Roff. Idealmente Ron dovrebbe essere nulla, ma questo provoca durante la carica del condensatore che la costante di tempo taus no sia trascurabile, ma dipenda dal valore di Ch. La Roff provoca invece una parziale scarica della Ch.
-durante il passaggio da hold a sample, la capacità si trova ad essere caricata con il valore precedente dell'ingresso, mentre Vin è cambiato. In questa situazione il condensatore Ch tende a caricarsi per raggiungere Vin, in un tempo che viene detto tempo di acquisizione (tac). Spesso questo dato è scritto in funzione della Ch, variabile dall'utente.
-l'aggancio nella fase di sample non è mai perfetto e il segnale si discosta a causa dell'offset del primo operazionale (Vos o sample offset).
-quando si passa dalla fase di sample a quella di hold, prima di avere aperto l'interruttore si ha un certo ritardo. In questo periodo di tempo il condensatore continua a caricarsi e a inseguire il segnale, portando a un ulteriore errore. Tale intervallo di tempo è detto tempo di apertura (ta)
-il tempo di apertura non è mai costante e l'incertezza rispetto al ta medio è detto tempo di jitter di apertura (tja). I due valori ta e tja vengono separati in quanto il primo è recuperabile (ritardando opportunamente il segnale di ingresso), il secondo no.
-durante il passaggio dalla fase di sample a quella di hold si crea nell'interruttore una capacità tra gate e source (Cgs), provocando una iniezione di carica (cherge injection) su Ch. Questo provoca in uscita un gradino detto piedistallo dato da (Cgs*(differenza di tensione per spegnere l'interruttore))/Ch. Dalla formula si deduce che maggiore è la Ch minore è l'errore di piedistallo. Per ridurre questo effetto anche con valori bassi di Ch alcuni circuiti utilizzano al posto degli n-MOS i transmission gate. In questo caso infatti se i due MOS accoppiati sono uguali, si avranno contributi di corrente uguali ed opposti, che si elidono a vicenda.
-nella fase di hold, il condensatore tende a scaricarsi sia per effetto delle correnti dell'interruttore, sia a causa delle correnti in ingresso del secondo operazionale (corrente di droop). La variazione sul segnale in uscita è pari a (Idroop*Tc)/Ch
-nella fase di hold, a causa delle capacità drain-source si ha un accoppiamento capacitivo che permette il passaggio di corrente tra il segnale in ingresso al MOS e il condensatore, che si carica. Questo fenomeno è detto feedthrough e la capacità Cfeed. L'errore in uscita è dato da (Cfeed*(deltaVd))/Ch, con deltaVd, che dipende dal segnale in ingresso.
-è presente un errore di guadagno dovuto ai voltage follower
-alcuni tipi di condensatore mantengono in "memoria" lo stato precedente, anche quando vengono cortocircuitati per un certo tempo. Tale fenomeno, detto assorbimento dielettrico, crea idealmente una capacità parassita, che provoca allo stadio successivo una Vinfinito=(Vi*Cd)/Ch
Poichè normalmente si calcola il caso peggiore tutti i contributi di errore vanno sommati, in modo da garantire un'analisi accurata.